

# I. KARTA PRZEDMIOTU

1. Nazwa przedmiotu: **TECHNIKA CYFROWA**
2. Kod przedmiotu: **Etc**
3. Jednostka prowadząca: **Wydział Mechaniczno-Elektryczny**
4. Kierunek: **Automatyka i Robotyka**
5. Specjalność: **Elektroautomatyka Okrętowa**
6. Moduł: **treści kierunkowych**
7. Poziom studiów: **I stopnia**
8. Forma studiów: **niestacjonarne**
9. Semestr studiów: **III**
10. Profil: **ogólnoakademicki**
11. Prowadzący: **dr hab. inż. Jerzy Garus**

## CEL PRZEDMIOTU

<b>C1</b>	Zapoznanie z podstawami teorii układów cyfrowych, ich analizy i syntezy
<b>C2</b>	Zapoznanie z zasadami projektowania układów cyfrowych
<b>C3</b>	Nabywanie umiejętności komputerowego projektowania układów cyfrowych.
<b>C4</b>	Poznanie najpopularniejszych układów cyfrowych średniej skali integracji.

## WYMAGANIA WSTĘPNE W ZAKRESIE WIEDZY, UMIEJĘTNOŚCI I INNYCH KOMPETENCJI

<b>1</b>	Wiedza z zakresu podstaw elektroniki cyfrowej.
----------	--

## EFEKTY KSZTAŁCENIA

<b>EK1</b>	Zna podstawy teorii układów cyfrowych, ich analizy i syntezy.
<b>EK2</b>	Ma wiedzę w zakresie budowy, działania i metod analizy układów cyfrowych średniej skali integracji takich jak: sumatory, komparatory, liczniki, rejestry, multipleksery, demultipleksery, konwertery kodów
<b>EK3</b>	Potrafi dokonać analizy i syntezy oraz praktycznie zrealizować kombinacyjne układy logiczne z wykorzystaniem metody Karnaugh.
<b>EK4</b>	Potrafi dokonać analizy i syntezy oraz praktycznie zrealizować sekwencyjne asynchroniczne układy logiczne z wykorzystaniem automatów Moore'a i Mealy'ego
<b>EK5</b>	Potrafi samodzielnie przedstawić opis i warunki działania, wybrać właściwą metodę projektowania i praktycznie zrealizować oraz dokonać analizy dowolnego układu logicznego korzystając z programu symulacyjnego.

## TREŚCI PROGRAMOWE

WYKŁADY		Liczba godzin
<b>W1</b>	Wprowadzenie do techniki cyfrowej. Arytmetyka dwójkowa.	<b>1</b>
<b>W2</b>	Algebra Boole'a. Minimalizacja funkcji boolowskich.	<b>1</b>
<b>W3</b>	Charakterystyka scalonych układów cyfrowych. Bramki logiczne.	<b>1</b>
<b>W4</b>	Układy kombinacyjne i sekwencyjne.	<b>1</b>
<b>W5</b>	Projektowanie układów sekwencyjnych.	<b>2</b>
<b>W6</b>	Specjalizowane układy cyfrowe.	<b>2</b>
Razem		<b>8</b>
ĆWICZENIA		
<b>Ć1</b>	Zaliczenie	<b>2</b>
Razem		<b>2</b>
ZAJĘCIA LABORATORYJNE		
<b>L1</b>	Realizacja układowa funkcji logicznych. Badanie kombinacyjnych bloków funkcjonalnych.	<b>2</b>

<b>L3</b>	Badanie jednostki arytmetyczno-logicznej. Projektowanie układów sekwencyjnych z wykorzystaniem programu Pspice.	<b>2</b>
<b>L4</b>	Projektowanie struktur PLD.	<b>2</b>
	Razem	<b>8</b>

### NARZĘDZIA DYDAKTYCZNE

<b>1</b>	Notebook z projektorem
<b>2</b>	Tablica i kolorowe pisaki
<b>3</b>	Dedykowane stanowiska laboratoryjne
<b>4</b>	Stnowiska komputerowe z oprogramowaniem dydaktycznym

### SPOSOBY OCENY

#### FORMUJĄCA

<b>F2</b>	Odpowiedź ustna	EK1-EK5
<b>F3</b>	Wykonanie zadanie praktycznego	EK3-EK5

#### PODSUMOWUJĄCA

<b>P1</b>	Kolokwium	EK1-EK2
-----------	-----------	---------

### OBCIĄŻENIE PRACĄ STUDENTA

Forma aktywności	Średnia liczba godzin na zrealizowanie aktywności	
	semestr	razem
udział w wykładach	8	8
udział w ćwiczeniach	2	2
udział w zajęciach laboratoryjnych	8	8
Godziny kontaktowe z nauczycielem	15	15
Samodzielne opracowanie zagadnień	10	10
Przygotowanie do wykładów i laboratoriów	10	10
<b>SUMA GODZIN W SEMESTRZE</b>	<b>53</b>	<b>53</b>
<b>PUNKTY ECTS W SEMESTRZE</b>	<b>2</b>	<b>2</b>

### LITERATURA

#### PODSTAWOWA

<b>1</b>	J. Kalisz: Podstawy elektroniki cyfrowej, WKŁ, Warszawa 2007
<b>2</b>	T. ŁUBA: Komputerowe projektowanie układów cyfrowych w strukturach PLD, WNT, Warszawa 1993
<b>3</b>	J. Pasierbiński: Układy programowalne w praktyce, Wydawnictwo Robomatic, Warszawa 2001
<b>4</b>	B. Wilkinson: Układy cyfrowe: WKŁ, warszawa 2004.

### PROWADZĄCY PRZEDMIOT

<b>1</b>	dr hab. inż. Jerzy Garus, j.garus@amw.gdynia.pl
----------	---

## Formy oceny

Efekt	Na ocenę 2	Na ocenę 3	Na ocenę 4	Na ocenę 5
EK1	<i>Zna podstawy teorii układów cyfrowych, ich analizy i syntezy.</i>			
	Student nie zna podstaw teorii układów cyfrowych, ich analizy i syntezy.	Student słabo zna podstawy teorii układów cyfrowych, ich analizy i syntezy. Zna zasady arytmetyki dwójkowej.	Student zna podstawy teorii układów cyfrowych, ich analizy i syntezy. Zna cyfrowy zapis informacji i kody dwójkowe. Zna zasady arytmetyki dwójkowej.	Student doskonale zna podstawy teorii układów cyfrowych, ich analizy i syntezy, cyfrowy zapis informacji i kody dwójkowe. Zna i potrafi stosować w praktyce zasady arytmetyki dwójkowej.
EK2	<i>Ma wiedzę w zakresie budowy, działania i metod analizy układów cyfrowych średniej skali integracji takich jak: sumatory, komparatory, liczniki, rejestry, multipleksery, demultipleksery, konwertery kodów</i>			
	Ma brak wiedzy w zakresie układów cyfrowych średniej skali integracji takich jak: sumatory, komparatory, liczniki, rejestry, multipleksery, demultipleksery, konwertery kodów	Ma nie pełną wiedzę w zakresie budowy, działania i metod analizy układów cyfrowych średniej skali integracji takich jak: sumatory, komparatory, liczniki, rejestry, multipleksery, demultipleksery, konwertery kodów	Ma wiedzę w zakresie budowy, działania i metod analizy układów cyfrowych średniej skali integracji takich jak: sumatory, komparatory, liczniki, rejestry, multipleksery, demultipleksery, konwertery kodów	Ma bardzo dobrą wiedzę w zakresie budowy, działania i metod analizy układów cyfrowych średniej skali integracji takich jak: sumatory, komparatory, liczniki, rejestry, multipleksery, demultipleksery, konwertery kodów
EK3	<i>Potrafi dokonać analizy i syntezy oraz praktycznie zrealizować kombinacyjne układy logiczne z wykorzystaniem metody Karnaugh.</i>			
	Nie potrafi praktycznie zrealizować kombinacyjne układy logiczne z wykorzystaniem metody Karnaugh.	Potrafi praktycznie zrealizować kombinacyjne układy logiczne z wykorzystaniem metody Karnaugh.	Potrafi dokonać analizy i syntezy oraz praktycznie zrealizować kombinacyjne układy logiczne z wykorzystaniem metody Karnaugh.	Potrafi bezbłędnie dokonać analizy i syntezy oraz praktycznie zrealizować kombinacyjne układy logiczne z wykorzystaniem metody Karnaugh.
EK4	<i>Potrafi dokonać analizy i syntezy oraz praktycznie zrealizować sekwencyjne asynchroniczne układy logiczne z wykorzystaniem automatów Moore'a i Mealy'ego</i>			
	Nie potrafi praktycznie zrealizować sekwencyjne asynchroniczne układy logiczne z wykorzystaniem automatów Moore'a i Mealy'ego	Potrafi praktycznie zrealizować sekwencyjne asynchroniczne układy logiczne z wykorzystaniem automatów Moore'a i Mealy'ego	Potrafi dokonać analizy i syntezy oraz zrealizować sekwencyjne asynchroniczne układy logiczne z wykorzystaniem automatów Moore'a i Mealy'ego	Potrafi bardzo dobrze dokonać analizy i syntezy oraz praktycznie zrealizować sekwencyjne asynchroniczne układy logiczne z wykorzystaniem automatów Moore'a i Mealy'ego
EK5	<i>Potrafi samodzielnie przedstawić opis i warunki działania, wybrać właściwą metodę projektowania i praktycznie zrealizować oraz dokonać analizy dowolnego układu logicznego korzystając z programu symulacyjnego.</i>			
	Nie potrafi praktycznie zrealizować oraz dokonać analizy dowolnego układu logicznego korzystając z programu symulacyjnego.	Potrafi praktycznie zrealizować oraz dokonać analizy dowolnego układu logicznego korzystając z programu symulacyjnego.	Potrafi z pomocą przedstawić opis i warunki działania, wybrać właściwą metodę projektowania i praktycznie zrealizować oraz dokonać analizy dowolnego układu logicznego korzystając z programu symulacyjnego.	Potrafi przedstawić opis i warunki działania, wybrać właściwą metodę projektowania i samodzielnie praktycznie zrealizować oraz dokonać analizy dowolnego układu logicznego korzystając z programu symulacyjnego.